

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 11-027961

(43)Date of publication of application : 29.01.1999

(51)Int.Cl.

H02M 9/00  
H01S 3/097  
H03K 3/57  
H05H 1/46

(21)Application number : 09-181938

(71)Applicant : MEIDENSHA CORP

(22)Date of filing : 08.07.1997


(72)Inventor : NARA HIDETAKA  
KOGANEZAWA TAKEHISA

## (54) PULSE POWER SUPPLY

### (57)Abstract:

**PROBLEM TO BE SOLVED:** To provide a pulse power supply, wherein when chargers are connected in parallel, variations in charging voltage is eliminated and the accuracy of pulse current supplied to a load is enhanced.

**SOLUTION:** The control circuit of each charger is provided with a parallel synchronous control circuit which when an operation command is given, starts the operation of an inverter with delay of a separately set time. The delay time is obtained from clock counts counted by a counter CN relative to the operation command and a delay time setting on a preset circuit PS. After the delay time has passed, a frequency dividing circuit DIV starts the operation for generating an inverter operation frequency  $f$ , which is obtained as gate signals of the inverter in phases U and Y and in phases V and X from monostable multivibrators MM1, MM2.



## LEGAL STATUS

[Date of request for examination] 18.02.2003

[Date of sending the examiner's decision of rejection] 05.07.2005

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平11-27961

(43)公開日 平成11年(1999)1月29日

(51) Int. Cl. <sup>6</sup>

識別記号

F I

H02M	9/00
H01S	3/097
H03K	3/57
H05H	1/46

H02M	9/00
H03K	3/57
H05H	1/46
H01S	3/09

Z  
R  
A

審査請求 未請求 請求項の数 1 O L (全 5 頁)

(21) 出願番号

特願平9-181938

(22) 出願日

平成9年(1997)7月8日

(71)出願人 000006105

株式会社明電舎

東京都品川区大崎2丁目1番17号

(72)発明者 奈良 秀隆

東京都品川区大崎 2 丁目 1 番 17 号 株式会社明電舎内

(72) 發明者、小金澤 竹久

東京都品川区大崎2丁目1番17号 株式会社明電舎内


(74) 代理人 弁理士 志賀 富士弥 (外1名)

(54) 【発明の名称】 パルス電源

(57) 【要約】

【課題】 複数台の充電器からの出力を合成してコンデンサを初期充電し、このコンデンサからの放電と磁気パルス圧縮で負荷にパルス電流を供給するのに、各充電器の出力位相の違いにより充電電圧にバラツキが発生し、パルス電流の精度が低下する。

【解決手段】 各充電器の制御回路には、運転指令が与えられたときに、個々に設定される時間だけ遅れてインバータの運転を開始する並列同期制御回路を設ける。遅れ時間は、運転指令に対してカウンタCNによるクロックの計数とプリセット回路PSによる遅れ時間設定で得る。遅れ時間後に分周回路DIVが動作を開始してインバータ運転周波数fを発生し、単安定マルチバイブレータMM<sub>1</sub>、MM<sub>2</sub>からインバータのU、Y相とV、X相のゲート信号として得る。



## 【特許請求の範囲】

【請求項 1】 インバータと整流器で構成される複数台の充電器を運転指令が与えられたときに運転開始し、各充電器から個々に発生する充電電流を合成してコンデンサを初期充電し、スイッチの制御によって前記コンデンサを放電させてパルス電流を発生し、このパルス電流を磁気パルス圧縮して負荷に供給するパルス電源において、前記複数台の充電器は、前記運転指令が与えられたときに、個々に設定される時間だけ遅れてインバータの運転を開始する並列同期制御回路を設けたことを特徴とするパルス電源。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】 本発明は、高電圧・大電流の短パルスを発生するパルス電源に係り、特にエネルギー蓄積用コンデンサを並列構成の充電器で初期充電するための制御装置に関する。

## 【0002】

【従来の技術】 パルスレーザ励起やパルスプラズマ発生、パルス脱硝装置等のパルス電源として、半導体スイッチと磁気スイッチになる可飽和リアクトル又は可飽和トランスを組合せたものがある。図 5 は、半導体スイッチと可飽和リアクトルを組み合わせたパルス電源の回路例を示す。

【0003】 同図において、初段エネルギー蓄積用コンデンサ  $C_1$  は、高圧直流電源になる充電器 DCHV により初期充電される。GTO で示す半導体スイッチ SW は、初段スイッチにされる。可飽和リアクトル  $S_1$  は、スイッチ SW のオンによるコンデンサ  $C_1$  から矢印で示す経路の放電パルス電流  $I_1$  に対して、その飽和までの遅れでスイッチ SW のスイッチング損失を減らす磁気アシスト手段になる。

【0004】 パルストランス PT は、放電パルス電流  $I_1$  により一次巻線に印加されるパルス電圧を昇圧してコンデンサ  $C_2$  を充電する。可飽和リアクトル  $S_1$  は、コンデンサ  $C_1$  の充電が所定レベルまで達したときに飽和し、低インピーダンスになってコンデンサ  $C_1$  からコンデンサ  $C_2$  への放電パルス電流  $I_1$  を発生する磁気パルス圧縮手段になる。

【0005】 同様に、可飽和リアクトル  $S_2$  は、コンデンサ  $C_2$  の充電でピーキングコンデンサ  $C_3$  への放電パルス電流  $I_2$  を発生する磁気パルス圧縮手段になる。

【0006】 ピーキングコンデンサ  $C_3$  は、レーザヘッド LH と共にレーザ発振器を構成したパルス電源の負荷となり、磁気パルス圧縮されたパルス電流により高圧充電され、一定電圧までの充電でレーザヘッド LH に放電パルス電流を供給する。

【0007】 なお、パルス電源の構成は、図 5 に示すものに限らず、パルストランス PT に代えて可飽和トラン

スを用いたもの、さらにトランスを複数段設けたものなど種々の変形例がある。

【0008】 ここで、充電器 DCHV は、負荷へのパルス電流供給の周期でコンデンサ  $C_1$  を繰り返し充電するものであり、その充電精度が負荷に供給するパルス電流精度を決める。

【0009】 また、パルス電源の容量を大きくするのに、一般的にはエネルギー蓄積用コンデンサ  $C_1$  の容量を増大させ、充電器の台数を増してその並列運転を行う。

【0010】 図 6 は、2 台の充電器の並列運転の場合を示す。充電器 1、2 は、充電器 1 に代表して回路構成を示すように、インバータ INV によりパルス幅固定又は変調したパルスを発生し、これをトランス T により昇圧及び絶縁し、この出力をダイオードブリッジ構成の整流器 DB で整流し、コンデンサ  $C_1$  への充電パルス電流  $I_1$  ( $I_2$ ) を発生する。制御回路 CNT は、コンデンサ  $C_1$  の充電指令でインバータ INV を運転し、コンデンサ  $C_1$  の充電電圧が設定値に達したときにインバータ INV を待機状態にする。

## 【0011】

【発明が解決しようとする課題】 複数台の充電器の並列構成でコンデンサ  $C_1$  を充電するにおいて、各充電器は互いに非同期で制御されており、個々の制御回路 CNT が電圧指令値と電圧検出値を比較してその一致で待機状態に制御する。

【0012】 このため、各充電器が発生するパルス電流は、充電動作毎に互いに位相が異なると共に変化し、コンデンサ  $C_1$  の充電電圧にバラツキが発生する。このバラツキは、負荷に供給するパルス電流の精度の低下になる。

【0013】 図 7 は、2 台の充電器の出力パルス電流に位相の違いがある場合の波形を示す。図 6 の充電器 1 のパルス電流  $I_1$  に対して、充電器 2 のパルス電流  $I_2$  に  $180$  度の位相差があると、その合成電流 ( $I_1 + I_2$ ) は各周期で最小のエネルギーになる。これに対して、充電器 2 のパルス電流  $I_2'$  が  $I_1$  と同相になるとき、その合成電流 ( $I_1 + I_2'$ ) は各周期で最大のエネルギーになる。

【0014】 これら位相の違いにより、コンデンサ  $C_1$  が設定電圧まで充電されてインバータ INV の待機状態への移行タイミングが異なり、結果的にコンデンサ  $C_1$  の充電電圧にバラツキが発生する。

【0015】 本発明の目的は、充電器を並列構成とする場合の充電電圧のバラツキを無くし、負荷に供給するパルス電流の精度を高めたパルス電源を提供することにある。

## 【0016】

【課題を解決するための手段】 本発明は、前記課題の解決を図るため、並列運転する充電器を同期させることに

10

20

30

40

50

より、コンデンサの充電電圧のバラツキを無くしたもので、以下の構成を特徴とする。

【0017】インバータと整流器で構成される複数台の充電器を運転指令が与えられたときに運転開始し、各充電器から個々に発生する充電電流を合成してコンデンサを初期充電し、スイッチの制御によって前記コンデンサを放電させてパルス電流を発生し、このパルス電流を磁気パルス圧縮して負荷に供給するパルス電源において、前記複数台の充電器は、前記運転指令が与えられたときに、個々に設定される時間だけ遅れてインバータの運転を開始する並列同期制御回路を設けたことを特徴とする。

【0018】

【発明の実施の形態】図1は、本発明の実施形態を示す並列同期制御回路図である。この回路は、図6の充電器1及び2の制御回路CNTにそれぞれ設けられる。

【0019】抑止回路 $G_1$ は、充電器1、2に共通の運転指令を取り込み、充電完了信号で運転指令を抑止する。D型フリップフロップ $FF_1$ は、抑止回路 $G_1$ からの運転指令を充電器1、2に共通のクロックでデータセットする。

【0020】カウンタCNは、フリップフロップ $FF_1$ のデータセットによりクロックの計数を開始し、この計数開始にはプリセット回路PSによりプリセットされた値から実行する。D型フリップフロップ $FF_2$ は、カウンタCNのキャリー信号をクロック入力とし、フリップフロップ $FF_1$ の出力をデータセットする。

【0021】従って、フリップフロップ $FF_2$ は、フリップフロップ $FF_1$ のデータセットに対してカウンタCNの計数値に応じたクロック時間だけ遅れてデータセットされ、この遅れ時間がプリセット回路PSによるプリセット値で決定される。

【0022】次に、アンドゲート $G_2$ は、フリップフロップ $FF_1$ のデータセットを条件にフリップフロップ $FF_2$ がデータセットされたことを検出する。分周回路DIVは、アンドゲート $G_2$ の出力でクロックの計数を開始し、インバータの運転周波数 $f$ に一致するデューティ比50%の分周出力を得る。

【0023】アンドゲート $G_3$ は、フリップフロップ $FF_1$ のデータセットを条件に、分周回路DIVの出力を得る。アンドゲート $G_4$ は、フリップフロップ $FF_1$ のデータセットを条件に、論理インバータ $G_5$ を通して分周回路DIVの反転出力を得る。

【0024】単安定マルチバイブレータ $MM_1$ 、 $MM_2$ は、それぞれアンドゲート $G_3$ 、 $G_4$ の出力でトリガされて一定幅のパルス出力を得る。このパルス出力は、図6のインバータINVのU、Y相とV、X相のゲート信号にされる。

【0025】以上の構成により、分周回路DIVが決定するインバータの動作信号は、運転指令に対してカウン

タCN等により設定される遅れ時間を有して、かつクロックで規定されるタイミングで発生する。

【0026】これらの関係は、図2にタイムチャートで示すようになる。運転指令が与えられたとき(時刻 $t_1$ )の次のクロックでフリップフロップ $FF_1$ がデータセットされ、これによりカウンタCNが計数を開始し、プリセット回路PSで設定される値のクロックの計数でフリップフロップ $FF_2$ が遅れ時間 $T_0$ 後にデータセットされる。このタイミング(時刻 $t_2$ )で分周回路DIVが分周動作を開始し、信号INV(U、Y)の出力を発生し、論理インバータ $G_5$ にその反転信号INV(V、X)を得、単安定マルチバイブレータ $MM_1$ と $MM_2$ に180度の位相差を持つインバータ運転のゲート信号を得る。マルチバイブレータ $MM_1$ 、 $MM_2$ のパルス幅は、インバータの制御率により決定される。

【0027】インバータの運転により、コンデンサC<sub>0</sub>が所期の電圧まで充電されたとき(時刻 $t_3$ )の充電完了信号により、抑止回路 $G_1$ により運転指令が抑止され、フリップフロップ $FF_1$ がリセットされる。インバータ運転が停止される。

【0028】以上の構成になる並列同期制御回路は、図6の両充電器1、2の制御回路CNTに設けられ、カウンタCNのプリセットで設定される遅れ時間 $T_0$ が充電器1と2で互いに異なる値にされ、同期したタイミングでインバータ出力を得る。

【0029】この様子は、図3に示すようになり、運転指令に対して、充電器1のインバータINVが遅れ時間 $TD_1$ で運転を開始し、充電器2のインバータINVが遅れ充電器 $TD_2$ で運転を開始する。これにより、両充電器1、2からコンデンサC<sub>0</sub>への充電電流出力 $I_1$ 、 $I_2$ は、常に一定の位相差を持つ同期した出力になる。

【0030】同様に、n台の充電器による同期運転には、図4に示すようになり、運転指令に対してn台の充電器1～nをそれぞれ遅れ時間 $T_{01}$ ～ $T_{0n}$ を持たせて運転開始し、同期運転を得る。なお、各電流 $I_1$ ～ $I_n$ が互いにオーバーラップ期間を持たせる同期運転でも良い。



【0031】従って、複数台の充電器によるコンデンサC<sub>0</sub>の充電において、各充電器からの出力が常に同期しており、並列運転による合成パルス電流 $\Sigma I_1$ のエネルギーを常に同じにでき、コンデンサC<sub>0</sub>の充電精度を高めることができ、ひいては負荷に供給するパルスエネルギーを一定にすることができる。

【0032】


【発明の効果】以上のとおり、本発明によれば、並列運転する複数台の充電器には運転指令に対して個々に設定される時間だけ遅れてインバータの運転を開始する並列同期制御回路を設けたため、合成パルス電流のエネルギーを常に均一にしてコンデンサの充電電圧のバラツキを無くし、ひいては負荷に供給するパルス電流の精度を高めることができる。

【図7】 2台の充電器の位相の違いによる充電動作波


MM<sub>1</sub>, MM<sub>2</sub> … 単安定マルチバイブレータ




【図2】



【図4】



【図6】



【図7】

